Circuito con soglie di tensione memorizzabili.

[gabri-z]

Quote

... è applicata ad un partitore di tensione formato dalla r da 1K e il parallelo delle R da 15K,

 

  Non a questo mi riferivo , e neanche al partitore-riferimenti , che solo l'utente ( a proposito , pare che abbia abbandonato il progetto  ) , in base al suo TA , come hai bendetto e ai valori di corrente che vuole evidenziare , può fare .

   Mi riferivo al fatto che portando l'ingresso Non Invertente al livello H secco , l'ingresso Invertente avrebbe seguito il suo potenziale , e con lui , anche il primo nodo del partitore ; questo avrebbe praticamente inibito (portando al H ) tutti i livelli superiori .

  Ma il simulatore di LT non rileva questo , anche se presenta dei picchi nei nodi di riferimento al momento della commutazione , cioè , promuove il circuito anche senza resistenze negli ingressi degli AO .

  Tutto qua !

[dott.cicala]

Quote

pare che abbia abbandonato il progetto 

pazienza....ci divertiamo ugualmente

 

Quote

Mi riferivo al fatto che portando l'ingresso Non Invertente al livello H secco

 

Ma non è così.  Prova a pensare che i componenti non sono ideali e vedrai che in parallelo all'ingresso non invertente c'è una R da 15K e l'uscita e riportata in ingresso con una R da oltre 1K....è poco...ma è >> zero

[gabri-z]

Quote

pazienza....ci divertiamo ugualmente 

Ci puoi scommettere ! 

[Nikiki]

Mi riferivo al fatto che portando l'ingresso Non Invertente al livello H secco , l'ingresso Invertente avrebbe seguito il suo potenziale , e con lui , anche il primo nodo del partitore ; questo avrebbe praticamente inibito (portando al H ) tutti i livelli superiori .

 

Forse non ho capito bene questo ragionamento, ma se ho capito bene non dovrebbe succedere perché i diodi impediscono di portare tensione sul primo nodo. 

Quello che succede è che un comparatore che "memorizza" portando tensione sul proprio ingresso di fatto fa "sparire" la propria resistenza da 15k di conseguenza invece di averne 4 in parallelo il carico sarà di 3, o di due, ecc... Ecco perché dicevo che "influenza", perché man mano che una soglia memorizza Introduce un errore, più soglie memorizzate più errori.

 

Magari, visto che le 15k servono solo a far star buoni gli ingressi, potrebbero essere di un valore maggiore, l'errore sarebbe molto meno.  

[gabri-z]

Quote

Forse non ho capito bene questo ragionamento, ma se ho capito bene non dovrebbe succedere perché i diodi impediscono di portare tensione sul primo nodo.

Sapevo , ma non ho più risposto prima di simulare il circuito (solo due comp. ) Nella mia testa era che questo dovesse avvenire al interno del AO e non al esterno . Il potenziale di un ingresso dovrebbe '' seguire '' quello del altro ingresso , ma credo che avvenga solo nel caso del feed-back negativo , che qui non c'è , anzi , è positivo !

Il problema dei '' 15 k '' esiste ma è da sistemare sapendo ( come ha già detto il dot'' ) , il valore del segnale a disposizione , quanti comparatori ci saranno , etc.. 

[dott.cicala]

Quote

Il problema dei '' 15 k '' esiste ma è da sistemare

ma si può anche lasciare così.

La vera soluzione non è modificare le R da 15K aumentandole e quindi riducendo la corrente nei rispettivi diodi, ma abbassare l'impedenza del raddrizzatore ideale facendolo seguire da un buffer la cui impedenza di uscita prossima allo zero (nel caso ideale) annulli l'effetto delle R da 15K.

Questo significa sostituire il 358 con un altro 324 ma per un errore compreso tra i 10 e i 40mV non è conveniente.

[gabri-z]

Quote

ma si può anche lasciare così.

Certo ! Nessuno ha detto che la lettura deve essere lineare ; potrebbe essere anche un vantaggio . 

Anche un solo transistor NPN con la base dopo la 1k e collettore al V + credo che basti 

[dott.cicala]

Ma a questo punto.....

 

 

....e si resetta togliendo l'alimentazione....

[gabri-z]

Ma è quello che serve  !

Oppure , specificando le grandezze da misurare al produttore , questo :

 

 

Quattro CI  !?! Ma noooo !

 Con il VU-metro e dieci transistor +SCR lo fa a dieci canali !