v x c Inserito: 8 aprile 2022 Segnala Share Inserito: 8 aprile 2022 ciao, quale potrebbe essere il codice per simulare un constant phase element in VHDL/Verilog/Verilog A/Spice? in qualsiasi linguaggio tra uno di questi, ne basta uno. Grazie mille. Link al commento Condividi su altri siti More sharing options...
Messaggi consigliati
Crea un account o accedi per commentare
Devi essere un utente per poter lasciare un commento
Crea un account
Registrati per un nuovo account nella nostra comunità. è facile!
Registra un nuovo accountAccedi
Hai già un account? Accedi qui.
Accedi ora