Limitatore RMS

[Mattur98]

Salve,
sto analizzando il circuito elettronico in figura che ha lo scopo di limitare il segnale in ingresso di un certo sistema attraverso un feedback dove il controllo del guadagno è affidato a un jfet che, supponendo lavori con una tensione drain-source molto bassa a causa delle cadute di tensione date da R4 ed R3 e quindi in zona lineare, funge da reisistore variabile e controllato dalla tensione sul gate. Questa tensione è variabile a seconda della R11 che imposta proprio questa tensione negativa che arriva al gate.
Ho vari dubbi:
1) A cosa serve il feedback tra drain e gate e perche in assenza della capacità il sistema si comporta come se globalmente si avesse un feedback positivo?
2) Se le tensioni in gioco sono nell'ordine dei volt, il jfet come lo si può modellare ai fini del calcolo del guadagno d'anello?

[Livio Orsini]

2 ore fa, Mattur98 ha scritto:

A cosa serve il feedback tra drain e gate e perche in assenza della capacità il sistema si comporta come se globalmente si avesse un feedback positivo?

 

Il gruppo R-C tra drein e gate serve per applicare una reazione negativa locale che aumenta a partire da una frequenza x per raggiungere il valore massimo alla freqeunza y.

In pratica il guadagno in tensione di quello stadio tende a diminuire conl'aumentare della freqeunza, per poi stabilizzarsi ad un valore , raggiunta la freqeunza limite. QUesto andamento è funzione della reattanza Xc di C6 rapportata al valore di R5.

Eliminando la capacità. lasciando la sola resistenza, si avrà contro reazione a partire dalla continua; analizzando le fasi degli stadi accoppiati in continua si ha la spiegazione di questa reazione positiva.

 

2 ore fa, Mattur98 ha scritto:

Se le tensioni in gioco sono nell'ordine dei volt, il jfet come lo si può modellare ai fini del calcolo del guadagno d'anello?

 

Devi usare un modello per segnali di ampiezza elevata, non i soliti modelli che sono adatti per piccoli segnali.

Se usi un simulatore di quelli più conosciuti tutto questo è già previsto.

[NovellinoXX]

3 ore fa, Mattur98 ha scritto:

Ho vari dubbi:

Dove hai preso quello schema non c'erano le spiegazioni di funzionamento?

Modificato: 13 aprile 2023 da NovellinoXX

[Mattur98]

19 minuti fa, NovellinoXX ha scritto:

Dove hai preso quello schema non c'erano le spiegazioni di funzionamento?

Riguardo questa specifica parte dello schema dice:

"There are two ways to avoid distortion when using a FET as VCR:

By keeping VDS at extremely low levels
By using some negative feedback from drain to gate
We use both of the above techniques in our circuit.


C6 and R5 form a negative feedback network which applies a part of drain voltage to the gate. During positive signal cycles, this causes the channel depletion layer to decrease, with a corresponding increase in drain current. Increasing the drain current for a given drain voltage tends to linearize the VGS bias curves. On the negative half-cycle, a small negative voltage is also coupled to the gate to reduce the amount of drain-gate forward bias. This in turn reduces the drain current and linearizes the bias lines. This way, the channel resistance becomes dependent on the dc gate control voltage and not on the drain signal, unless the VDS = VGS – VGS(off) locus is approached."

 

Modificato: 13 aprile 2023 da Mattur98

[Mattur98]

1 ora fa, Livio Orsini ha scritto:

 

In pratica il guadagno in tensione di quello stadio tende a diminuire conl'aumentare della freqeunza, per poi stabilizzarsi ad un valore , raggiunta la freqeunza limite. QUesto andamento è funzione della reattanza Xc di C6 rapportata al valore di R5.

 

Gentilmente potrebbe illustrarmi come posso ricavare il guadagno di questo stadio?

[Livio Orsini]

8 minuti fa, Mattur98 ha scritto:

Gentilmente potrebbe illustrarmi come posso ricavare il guadagno di questo stadio?

 

Questo stadio non guadagna, ma fa variare il guadagno dello stadio d'ingresso.

Se il FET fosse saturo, quindi con la resistenza Source-Drain quasi nulla, il guadagno del primo stadio sarebbe 56 (56k/1k).

Facendo lavorare il FET in zona lineare si ottiene una resistenza variabile con comando in tensione.

Il "guadagno" lo ricavi dalla curva caratteristica del FET, dove ricavi la variazione della resistenza interna in funzione della tensione di gate.