mdc93 Inserita: 10 maggio 2024 Autore Segnala Inserita: 10 maggio 2024 6 minuti fa, Roberto Gioachin ha scritto: La barriera ha Uscite OSSD non ingressi, se ha degli ingressi hanno un altro nome ed un altro scopo. Il relè apre i contatti di sicurezza, quelli che chiude non sono di sicurezza Si intendo: il controllore verifica le sue uscite OSSD (dal momento che fa la verifica che vadano OFF deve leggerle e quindi risultano anche input...era questo il senso). TUTTO molto chiaro
mdc93 Inserita: 10 maggio 2024 Autore Segnala Inserita: 10 maggio 2024 17 minuti fa, mdc93 ha scritto: Si intendo: il controllore verifica le sue uscite OSSD (dal momento che fa la verifica che vadano OFF deve leggerle e quindi risultano anche input...era questo il senso). TUTTO molto chiaro Al di la di protezioni con diodi forse credo sia una cosa del genere con MOS NPN: Se PIN_MCU è HIGH Q1 conduce e sul gate di Q2 ho circa 0V per cui Q2 è interdetto e OSSD1 è 24v. Se PIN_MCU è LOW Q1 non conduce e sul gate di Q2 ho 3.3v per cui Q2 conduce e OSSD2 è 0V. Leggo ovunque che sono fatte con NPN
Roberto Gioachin Inserita: 10 maggio 2024 Segnala Inserita: 10 maggio 2024 Questo è uno schema di principio (semplificato) dello stadio di uscita del ricevitore. In genere si usa una configurazione Push-Pull per le uscite OSSD Lo schema che hai proposto non viene utilizzato per nessun componente, nemmeno le fotocellule per processo, infatti da noi (diversamente che nei paesi asiatici) si usa la configurazione PNP Open-collector per i vari segnali di processo, che siano sensori oppure uscite del plc, lo schema che hai proposto è un NPN e non è nemmeno open-collector. Probabilmente il tuo schema si rifà a qualche apparecchiatura non industriale.
Messaggi consigliati
Crea un account o accedi per commentare
Devi essere un utente per poter lasciare un commento
Crea un account
Registrati per un nuovo account nella nostra comunità. è facile!
Registra un nuovo accountAccedi
Hai già un account? Accedi qui.
Accedi ora