individuazione piedinatura di un FET

[beonardo]

Salve sono inpossesso di fet 2N3819 della Fairchil e della Philips la cui piedinatura stando Il datashett differenzia l'una dall'altra marca.

ne ho altri due dei quali non riesco a leggere la provenienza.

Per l'individuazione della  giusta piedinatura di quest'ultimi ho seguito le indicazioni trovate inrete " piu di una" ma le varie prove da mè effttuate per questa ricerca non hanno trovato corrispondenza alle indicazini prescritte. LO stesso "come verifica di confronto" dicasi per quello della Philips e della Faichild.

Per tanto mi rivolgo ancora agli amici del forum che non mi hanno mai lasciato casi irrisolti per un loro suggerimento ad una corrretta modalità di ricerca piedinatura di un FET

Grazie

[max.bocca]

Ricordo bene quel particolare era stato tratto anche da nuova elettronica anni 80.. anche il j310 e310 esisteva in due versioni.

Io provavo su una breakboard con due resistenze e un mA ..  quando variavo la tensione di gate verificavo se variava la corrente di drain

[ALLUMY]

Quote

Un JFET è un dispositivo in modalità di svuotamento. Ciò significa che quando non viene applicata alcuna differenza di tensione tra il gate e il canale, la corrente può fluire. Puoi verificarlo con il multimetro, poiché dovresti vedere un percorso a bassa impedenza. (Dico un po' perché non verrà misurato come "corto" sulla maggior parte dei multimetri. Ricordo di aver utilizzato un JFET che aveva una resistenza di circa 250 Ohm nella sua regione lineare con gate-source a 0 V.)

Le giunzioni gate-source e gate-drain sono giunzioni PN. In una direzione, misurerai una caduta del diodo, nell'altra misurerai l'apertura. Ciò ti consente di determinare se hai a che fare con un JFET a canale n o a canale p: se una tensione di gate positiva porta a una caduta del diodo, è un dispositivo a canale n. Se una tensione di gate negativa porta alla caduta del diodo, è a canale p.

Siccome sono dispositivi abbastanza simmetrici, non è facilmente distinguibile il source dal drain.

Per questo motivo consiglio un circuitino di test come ad esempio un amplificatore BF e vedere se invertendo D ed S cambia il guadagno.

[beonardo]

2 ore fa, ALLUMY ha scritto:

Per questo motivo consiglio un circuitino di test come ad esempio un amplificatore BF e vedere se invertendo D ed S cambia il guadagno.

 

5 ore fa, max.bocca ha scritto:

Ricordo bene quel particolare era stato tratto anche da nuova elettronica anni 80.. anche il j310 e310 esisteva in due versioni.

Io provavo su una breakboard con due resistenze e un mA ..  quando variavo la tensione di gate verificavo se variava la corrente di drain

 

Oggi ho usato questo metodo su bread board vedi foto sotto, Pensavo di aver risolto , in quanto collegando G e S al diodo e entrando in D con una tensione di 3v il led verde si accendeva. Ma ad una controprova collegando Gcon D al diodo e entrando in S con una tensione di 3v il anche cosi il led verde si accendeva.

La prova l'ho effettuata con 4 fet 2N3819 nuovi e 4 fet J113 nuovi col medesimo risultato. Che ancora non posso distinguere G da S e viceversa, se non fidarmi del data che per gli stessi 2N3819 differenziano fra marca e marca.

Perciò dal momento che avete suggerito " un circuitino di test come ad esempio un amplificatore BF e vedere se invertendo D ed S cambia il guadagno"

Vi pregherei gentilmente di postarmene uno.

Grazie

 

[Livio Orsini]

11 ore fa, max.bocca ha scritto:

Io provavo su una breakboard con due resistenze e un mA ..  quando variavo la tensione di gate verificavo se variava la corrente di drain

 

O disponi di un provatransistor efficiente, anche non molto costoso, oppure ti fai il circuitino di test.

 

6 ore fa, beonardo ha scritto:

ggi ho usato questo metodo su bread board vedi foto sotto,

 

Beonardo non va bene devi usare due resistori: uno in serie al drain ed uno in serie al source, con il gate messo a zero. Se i pins sono giusti circolerà corrente nel drain, altrimenti no. È il circuitino che menziona max.bocca.

[ALLUMY]

12 ore fa, beonardo ha scritto:

Vi pregherei gentilmente di postarmene uno.

Questo è il più semplice che ho trovato in rete.

[beonardo]

Il 14/12/2024 alle 13:39 , ALLUMY ha scritto:

Questo è il più semplice che ho trovato in rete.

Ringrazio per le sollecite risposte, vi pregherei gentilmente di condurmi per mano ancora un poco rispondendo alle seguenti mie domande.

Montato il circuito sulla Breadboard dovrei dare 12V . E subito però mi viene il pensiero: ma non conoscendo la giusta piedinatura se non inserisco i PIN nella giusta posizione : Brucio il FET? 

La seconda domanda presupponendo che i pin corrispondano al Data la misura che devo rilevare per verificarne l'efficienza o il corretto posizionamento di G S D la devo fare fra S e GND " voglio dire devo ritrovarmi i 12 v sulla S?  Ancora devo inserire un segnale in ingresso? cosa devo misurare in out ?

Grazie

Il 14/12/2024 alle 07:05 , Livio Orsini ha scritto:

O disponi di un provatransistor efficiente, anche non molto costoso, oppure ti fai il circuitino di test.

Livio , Come dicevo agli inizio post ho utilizzati metodi di ricerca trovati inrete, ma non mi sono ritornati i valori come da loro indicato. I tester in mio possesso hanno qualche annetto e hanno la funzione diodo ho un paio di analogici compreso un 880 ice.

Se gentilmente vorresti tu indicarmi tu la modalità di individuazione dei Pin te ne sarei grato. Comunque per far esperienze il circuito sopra indicatomi da Allumy e Mac Bocca lo monto utilizzo ugualmente anche come controprova .

Grazie

[ALLUMY]

3 ore fa, beonardo ha scritto:

non conoscendo la giusta piedinatura se non inserisco i PIN nella giusta posizione : Brucio il FET? 

No, è una configurazione sicura, nel senso che con le resistenze di quei valori, alla peggio avrai correnti dell'ordine di qualche mA.

3 ore fa, beonardo ha scritto:

la misura che devo rilevare per verificarne l'efficienza o il corretto posizionamento di G S D la devo fare fra S e GND " voglio dire devo ritrovarmi i 12 v sulla S?

Assolutamente no, ovvero se il FET è in corto al massimo ottieni una tensione ricavabile dal partitore composto dalla 3K9 e 1K, quindi il massimo che misureresti è di circa 2,4V.

Se invece il FET è completamente interrotto, al massimo ottieni i 12V sul Drain e 0V sul Source.

3 ore fa, beonardo ha scritto:

devo inserire un segnale in ingresso?

Sì, un segnale sinusoidale per esempio da 1KHz e di ampiezza direi da 0,1 volt picco-picco.

3 ore fa, beonardo ha scritto:

cosa devo misurare in out ?

Un segnale sinusoidale sempre da 1KHz e di ampiezza... maggiore (di quanto? boh! dipende dalla polarizzazione e quindi dalla gm del fet che stai testando)

 

NB: per queste misure è necessario un oscilloscopio e un generatore BF.

Modificato: 15 dicembre 2024 da ALLUMY

[dott.cicala]

L'avete già detto che nel 2N3819 l'asimmetria tra D ed S è talmente irrisoria che si rende evidente  solo in circuiti RF a frequenze sopra il MHz?

---

Di conseguenza, in DC  o in AF invertire D con S o viceversa, comporta solo una lieve riduzione del guadagno.

Modificato: 16 dicembre 2024 da dott.cicala

[dott.cicala]

.

Modificato: 16 dicembre 2024 da dott.cicala

[beonardo]

2 ore fa, dott.cicala ha scritto:

'avete già detto che nel 2N3819 l'asimmetria tra D ed S

Ciao Stefano ben risentito è da parecchio che non vedo tuoi commenti su questi lidi.

Quanto sopra scaturisce dalla mia richiesta di come distiguere in un FET  G da D e D da s e vicevera.

Gli appunti che mi avevi dato qualche anno fà li ho smarriti ed inoltre con gli 88 alle porte mi sono piu rimbambito ancora e mi perdo come perdo gli occhiali che miritrovo ho sul naso, ma testone come sono me ne tiro fuori sempre una nuova per far passare il tempo e mi rivolgo agli amici del forum.

Ciao

 

 

 

 

 

[beonardo]

Il 14/12/2024 alle 13:39 , ALLUMY ha scritto:

Questo è il più semplice che ho trovato in rete.

Ciao Allumy ho montato il circuito da te indicatomi che riposto qui sotto.

Mi sono attivato rilevando le tensioni rispetto alla piedinatura dei Data e nel caso che sul gate trovavo tensione invertivo i pin.

Posto qui sotto le tensioni rilevate fra Drain e Source contensione in ingresso di 9V DCche mi restituiscono le misure di tensione sottotrascritte

Per un 2N3819 della Fairchild indicati con : 1 D 2 Gate 3 Source

Misuro sul Drain 6,8V sul Gate 0.00 sul Source 0,57

Invetendo i Pin con 1 Source 2 Gate 3 Drain

Misuro sul Source 0,55 sul Gate 0.00 sul Drain 6,75V

Come posso individuera Drain e Source

 

Per un J 113  marca ON sul Drain 5,64 V sul Source 1,57 sul Gate 0.00

 

Per una serie di BF245 della Fairchild 1 per Gate 2 per Source 3 per Drain

sul misuro Gate 0.00 sul Source misuro 1,5 sul Drain misuro 2,95V

Invertendo Drain con Source :

sul misuro Gate 0.00 sul Drain misuro 3,7 V sul Source misuro 1,25

 

 

Per un BF244 della Fairchild con piedinatura 3 / 2 / 1 rispettivamente D / G / S

mi ritrovo sul Drain 5,32 sul Source 0,91 sul Gate 0,00

 

Poi ho inserito all'ingresso del circuito un seganle da 1Khz ed in uscita mi sono ritrovato sa forma d'onda sotto postata.

Non ricordo con quale Jfet ho rilevato questa immagine, proverò per far pratica ad visuarizzarla con tutti i tipi di Jfet su trascritti.

Credo di aver compreso che nel Drain la tensione deve essere piu alta che nel Source e che sul Gate deve essere Zero.

E' corretto?

Siccome la mia domanda iniziale rigurdava l'individuazione della piedinatura ti chiedo se sia corretto interprtare che debbo rilevare tendioni sul Drain e sul Souce e non sul Gate. ovviamente quella sul Drain deve essere maggiore di quella sul Soruce.

Ciao Grazie
 

 

 

[ALLUMY]

Ciao beonardo

 

Guarda, io conosco i FET solo a livello scolastico, studiandoli su libri e un po' su quello che si trova in rete, ma non ho una grande esperienza diretta.

Infatti ti avevo scritto che quello schema l'avevo trovato in rete 😉 ma è quello che mi sembrava più adatto per fare qualche prova.

 

Venendo alle tue misure: il gate è sempre a zero volt, questo mi sembra corretto, poichè è come un diodo polarizzato inversamente e quindi non può scorrere (quasi nessuna) corrente.

Fin quì direi ok.

Le altre misure sono altresì abbastanza in linea con quello che mi aspettavo, o meglio, da quello che penso di aver imparato su questi componenti.

Per quanto riguarda invece la misura con l'oscilloscopio non ci siamo. A parte che la foto è 🙃 e non si capisce molto, ma vedo solo distorsione e qui dovresti specificare come hai impostato il tutto (DUT e strumenti) perché non è possibile una forma d'onda del genere all'uscita di un amplificatore per piccoli segnali.

 

Io resto comunque dell'opinione che un FET collegato nel modo giusto, cioè col D e S al loro posto, deve darti il massimo delle sue capacità, anche se il guadagno di un FET è in genere più basso rispetto a un analogo amplificatore a BJT (altro motivo per cui non capisco quella distorsione).

 

Pertanto, se ti va, postaci tutto il setup dell'esperimento e magari ci ragioniamo su.

 

A presto, ciao 🙂

[beonardo]

2 ore fa, ALLUMY ha scritto:

Per quanto riguarda invece la misura con l'oscilloscopio non ci siamo. A parte che la foto è 🙃 e non si capisce molto,

L'ho raddrizzato i segnali sono in continuo movimento l'indicatore di frequenza varia leggermente fra 1KHz e 1,708

Per cio che concerne l'impostazione dello strumento lo uso in modo empirico dopo l'accensione vado su auto, mi è stato utile l'anno scorso nella riparazione della sezio e BIas e a opera ultimata la sinusoide era ampia e ben ondulata

come da seconda foto.

Vista la tua gentil disponibilità scatterò alcune foto delle fasi di impostazione dello strumentino cosi potrai suggerirmi le giuste modalità d'uso.

Ti ringrazio e ti saluto.

 

[Livio Orsini]

6 ore fa, beonardo ha scritto:

Per cio che concerne l'impostazione dello strumento lo uso in modo empirico dopo l'accensione vado su auto,

 

Dovresti, comunque, regolare il livello del trigger per sincronizzare l'immagine evitando lo scorrimento.

 

Se all'ingresso dai il segnale sinusoidale e sul drain vedi solo degli impulsi, significa che il fet sta lavorando in classe "C", ovvero lavora in zona lineare solo per una piccola parte del segnale d'ingresso.

 

Per capire se il tuo fet sta lavorando correttamente debi fare una verifica sulle curve dei data sheet.

Le curve dei fet relative alla corrente di drain in funzione della tensione source-drain sono simili alle curve anodiche di un pentodo.

 

La tensione di gate è giusto si a 0V rispetto al comune, se misuri 0,5V sul source, significa che il gate è -0,5V rispetto al source, come giustamnete deve essee per avere una polarizzazione negativa.

La tensione sulla resistenza di source è data dal valore di R in serie al source, per la corrente circolante nel source. Idem per la tensione sul drain che sarà pari alla tensione di alimentazione meno la cdt sulla resistenza di drain.

Io ti consiglio di variare i valori di queste due resistenze, in modo che tra drain e source ci sia circa metà della tensione di alimentazione ovvero, nel tuo caso, 4V-4,5V.

[NovellinoXX]

Ciao Beonardo, se vuoi autocostruirti un prova fet dinamico, semplice, senza criticità, e sicuramente funzionante

puoi realizzare un oscillatore a sfasamento come quello sotto.

Se sei interessato si può dimensionare il tutto per una frequenza udibile 1KHz e pilotare un cicalino piezo.

 

Modificato: 21 dicembre 2024 da NovellinoXX

[Ctec]

Il JFET è un dispositivo teoricamente simmetrico, cioè S e D possono essere scambiati. Ma costruttivamente possono esserci alcune differenze.

Principalmente nel guadagno. La cosa semplice è fare un semplice amplificatore (per esempio quello postato da Allumy), anche solo in continua, e verificare, a parità di condizioni esterne, in quale configurazione S-D si ha maggior amplificazione (a volte anche di poco). Quella configurazione è quella con S e D come da schema.

Il gate, ovviamente, lo hai già individuato mediante tester trovando la giunzione PN (diodo).

Questo sistema non vale per molti (tutti?) i dispositivi MOSFET.

[Livio Orsini]

3 ore fa, Ctec ha scritto:

Principalmente nel guadagno. La cosa semplice è fare un semplice amplificatore (per esempio quello postato da Allumy), anche solo in continua, e verificare, a parità di condizioni esterne, in quale configurazione S-D si ha maggior amplificazione (a volte anche di poco). Quella configurazione è quella con S e D come da schema.

 

Condivido pienamente.

3 ore fa, Ctec ha scritto:

Questo sistema non vale per molti (tutti?) i dispositivi MOSFET.

 

Nel fet è una giunzione ( si dicono JFET ovvero Junction Field effect Transistor); mentre nel mosfet il gate è, in pratica, una capacità.

[beonardo]

Ringraziando tutti  per i consigli attraverso i quali ora so come verificare  l'efficienza di un Jfete distinguere le connessioni.

Buon anno  a tuti voi e grazie

 

[Livio Orsini]

Felice 2025 anche a te beonardo